
Vishay新增側(cè)邊圖形SDWP基板 為提高定制薄膜基板設(shè)計(jì)靈活性與密度
發(fā)布時(shí)間:2015-03-10 責(zé)任編輯:susan
【導(dǎo)讀】2015 年 3 月10 日,Vishay Intertechnology Inc.宣布,為其定制薄膜基板新增SDWP基板,這是一種側(cè)邊圖形,能使得Vishay用小的線路寬度和間隔尺寸,在基板的最多4個(gè)表面上制造出導(dǎo)電圖形,可在國(guó)防、航天、醫(yī)療和電信設(shè)備里提高設(shè)計(jì)靈活性和密度,以實(shí)現(xiàn)小型化。
不像采用鍍層或填孔的傳統(tǒng)方法,Vishay Dale Resistors Electro-Films產(chǎn)品線使用能在側(cè)邊和上表面進(jìn)行芯片粘結(jié)或引線鍵合的SDWP基板。與引線鍵合相比,側(cè)邊圖形連接的電感更低,因此在高頻下工作得更好,使得這些器件非常適合機(jī)電或光電應(yīng)用里的定制電路,射頻應(yīng)用中的高頻電路,以及高比特率收發(fā)器(TOSA/ROSA)。薄膜器件適合芯片粘結(jié)或引線鍵合,線路寬度和間隔小于0.003英寸,公差低至±0.001英寸。
使用這種基板,設(shè)計(jì)者可以在芯片的上表面和下表面之間實(shí)現(xiàn)連續(xù)的導(dǎo)電圖形,把引線鍵合連到芯片側(cè)邊的印制線上,或用pin腳與芯片的側(cè)邊實(shí)現(xiàn)接觸。SDWP還能讓設(shè)計(jì)者把芯片安裝在基板上,在直立組裝中定位基板的位置,且引線鍵合放到變成基板“上表面”的地方,這樣就能與產(chǎn)品里的光纖、棱鏡和透鏡等光學(xué)元件實(shí)現(xiàn)更好的集成。
SDWP基板的鍍層厚度小于0.025英寸,最小線寬和間隔小于0.003英寸,線寬和間隔公差低至±0.001英寸。與厚膜方案相比,薄膜器件的導(dǎo)線寬度和間隔尺寸小2到3倍,并且尺寸公差更嚴(yán)?;迨褂昧硕喾N金屬材料,包括TiW/Au/Au鍍層、TiW/Au/Ni鍍層/Au鍍層,以及Cr/Cu/Cu鍍層/Ni鍍層/Au鍍層。

特別推薦
- 從ECU到BMS:厚膜電阻在汽車電子系統(tǒng)中的全應(yīng)用場(chǎng)景
- 從選型到應(yīng)用:熔斷電阻器的全場(chǎng)景解析
- 集成化+智能化:貿(mào)澤電子攜手ADI發(fā)布電子書破局電機(jī)控制困境
- 全球熱管理巨頭煥新啟航:萊爾德熱系統(tǒng)正式更名Tark Thermal Solutions
- 線繞電阻與可調(diào)電阻技術(shù)對(duì)比及選型指南
- 小體積大能量:陶瓷電容技術(shù)全解析:定義、原理與市場(chǎng)格局
- 一文讀懂排電阻:技術(shù)原理、應(yīng)用場(chǎng)景及廠商選型策略
技術(shù)文章更多>>
- 電容選型避坑手冊(cè):參數(shù)、成本與場(chǎng)景化適配邏輯
- 小體積大能量:陶瓷電容技術(shù)全解析:定義、原理與市場(chǎng)格局
- 線繞電阻與可調(diào)電阻技術(shù)對(duì)比及選型指南
- 全球熱管理巨頭煥新啟航:萊爾德熱系統(tǒng)正式更名Tark Thermal Solutions
- ESIS 2025第四屆中國(guó)電子半導(dǎo)體數(shù)智峰會(huì)圓滿落幕
技術(shù)白皮書下載更多>>
- 車規(guī)與基于V2X的車輛協(xié)同主動(dòng)避撞技術(shù)展望
- 數(shù)字隔離助力新能源汽車安全隔離的新挑戰(zhàn)
- 汽車模塊拋負(fù)載的解決方案
- 車用連接器的安全創(chuàng)新應(yīng)用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索